[기초전자전기실험1~전자전기실험.pdf 파일정보
[기초전자전기실험1] A＋받은 등가전원정리 예비보고서 기초전자전기실험.pdf
[기초전자전기실험1~서 기초전자전기실험 자료설명
[기초전자전기실험1] A+받은 등가전원정리 예비보고서 기초전자전기실험
[기초전자전기실험1~서 기초전자전기실험 자료의 목차
본문내용 ([기초전자전기실험1~전자전기실험.pdf)
실험 9. 등가 전원 정리
1. 실험 목적 (1) 복잡한 회로를 하나의 전원과 하나의 저항으로 구성된 등가회로로 표현하는 방법으로 테브난의 정 리 및 노튼의 정리를 이해하고, 실험을 통해 확인한다. (2) 전원이 갖고 있는 내부 저항의 영향이 실험 결과에 미치는 영향을 이해하고 실험을 통해 확인한다. 2. 실험 이론 (1) 테브난의 정리 그림 1(a)와 같이 복잡한 선형회로를 그림 1(b)와 같이 하나의 전압원( )과 저항( )으로 나타낼 수 있다. 이를 테브난의 정리라 한다. 그림 1(b)의 회로에서 을 테브난 등가 전압, 을 테브난 등가 저항이라 하고, 그림 1(b)의 회로 자체를 그림 1(a)의 회로에 대한 테브난의 등가회로라고 한다.
1. 실험 목적 (1) 복잡한 회로를 하나의 전원과 하나의 저항으로 구성된 등가회로로 표현하는 방법으로 테브난의 정 리 및 노튼의 정리를 이해하고, 실험을 통해 확인한다. (2) 전원이 갖고 있는 내부 저항의 영향이 실험 결과에 미치는 영향을 이해하고 실험을 통해 확인한다. 2. 실험 이론 (1) 테브난의 정리 그림 1(a)와 같이 복잡한 선형회로를 그림 1(b)와 같이 하나의 전압원( )과 저항( )으로 나타낼 수 있다. 이를 테브난의 정리라 한다. 그림 1(b)의 회로에서 을 테브난 등가 전압, 을 테브난 등가 저항이라 하고, 그림 1(b)의 회로 자체를 그림 1(a)의 회로에 대한 테브난의 등가회로라고 한다.
그림 1 테브난의 등가회로 복잡한 선형회로를 테브난의 정리를 이용하여 테브난의 등가회로로 나타내기 위해서는 와 을 구 해야 한다. 는 개방된 단자 a, b 양단의 전위차(전압)이고, 는 회로의 모든 전원을 0으로 두고 단 자 a,
💾 다운받기 (클릭)
⭐ ⭐ ⭐